RTL-MP: Toward Practical, Human-Quality Chip Planning and Macro Placement 閱讀筆記
引言
《RTL-MP: 邁向實用、人類品質的晶片規劃與模塊擺置》
這是篇來自2022 ISPD的論文，當時survey時有看到，但因為種種原因略過沒看，最近因為投稿被噴要求比較，又翻出來報。
當時第一眼的印象就是：這什麼大雜燴？實際上這篇涵蓋了現在macro placement考慮的幾乎所有東西，全部尬在一起。可以說是非機器學習placer的極限也不為過。
所以那些審稿的非要跟這篇比較也是無可厚非，除了runtime，可以說RTL-MP是目前非機器學習的state-of-art。
話不多說──
核心理念
其他Placer常把目標定在更加優化某些指標，例如線長(wirelength)、可繞度(routability)、timing等，但這篇的核心目標比較像是模仿，模仿人類處理Macro Placement的方式。即使這個領域已經有十幾年的歷史、數不清的研究，但仍無法脫離人類操作做到自動化。那只要模仿工程師的習慣或許就能獲得好的結果了，對吧？
那麼，人類工程師有什麼習慣or會考慮什麼呢？\
- 設計階層
- 形狀的整齊性
- 資料流與timing
- 偏好區域
- IO的可繞度
- 障礙物
- 死區避免